p = Paramenter()
m = Module()
Signal(p)
...

verilog.convert(m, ports=[....], parameters=[p])